(1) Japanese Patent Application Laid-Open No. 2001-144266: "SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING THE SAME"

The following is an extract relevant to the present application.

As shown in Fig. 4, a ruthenium film 44 is formed to bury a hole 43.

Next, as shown in Fig. 5, the ruthenium film 44 over a silicon oxide film 42 is removed with the etch back method to leave the ruthenium film 44 only in the hole 43, thereby forming a lower electrode 45. The CMP method may be used instead of the etch back method.

Then, as shown in Fig. 6, the silicon oxide film 42 is removed to expose a side face of the lower electrode 45.

Next, as shown in Fig. 7, a BST film 46 is formed. The BST film 46 serves as a capacitor insulating film of a DRAM.

Thereafter, as shown in Fig. 8, a ruthenium film 47 to be a first layer is formed. The ruthenium film 47, along with a tungsten film (second layer) 48, constitutes an upper electrode of a DRAM capacitor.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—14426(

(P 2 0 0 1 – 1 4 4 2 6 6 A)

(43)公開日 平成13年5月25日(2001.5.25)


(51)Int.Cl. 7	識別記号	FI				テーマ	'コート'	(参考)
H01L 27/108		H01L 27/10		651		5F033		
21/8242		21/88	R			5F083		
21/3205		21/90	A					
21/768		27/10		621	С			
- •				681	F			•
	•	審査請求	未請求	請求功	頁の数23	OL	(全	31頁) ——
	特願平11-320725	(71)出願人	000005108					
			株式会社	日立製	作所			
(22)出願日	平成11年11月11日(1999.11.11)		東京都千	代田区	神田駿河	可台四丁	目6₹	番地
	·	(72)発明者	中村 吉					
			東京都青					
			会社日立	製作所	デバイス	ス開発セ	ンタロ	勺
	·	(72)発明者	浅野一勇					
			東京都青梅市新町六丁目16番地の3					
		会社日立製作所			デバイン	ス開発セ	ンタロ	勺
		(74)代理人	10008000)1				
			弁理士	筒井	大和			:
						_		
			•			i	支 終貝	に続く

(54)【発明の名称】半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 キャパシタ上部電極と上層配線に接続するプラグとの間の導通信頼性を高く維持し、接続不良が生じないようにする。また、キャパシタ上部電極の抵抗を低減する。

【解決手段】 ルテニウムからなる下部電極 4 5 と B S Tからなるキャパシタ絶縁膜 5 0 と上部電極 4 9 とからなる D R A M のキャパシタにおいて、上部電極 4 9 を、キャパシタ絶縁膜 5 0 側に形成されたルテニウム膜 4 7 と、その上層に形成されたタングステン膜 4 8 との積層構成とする。



路装置。

1

【特許請求の範囲】

【請求項1】 メモリセル毎に設けられた情報蓄積容量 累子用の第1電極と、前記第1電極に対向して形成され た第2電極と、前記第1および第2電極間に形成された 容量絶縁膜と、前記第2電極上に形成された配線と、前 記配線と第2電極とを電気的に接続する接続部材とを含 む半導体集積回路装置であって、

前記接続部材には、酸素と反応して不導体または高抵抗 体である金属酸化物を生成する金属が含まれ、

前記第2電極は、前記容量絶縁膜側に形成された第1層 10 と、前記配線側に形成された第2層とを含み、

前記第2層には、前記金属酸化物を形成しない程度、または、前記金属酸化物が前記第2層と前記接続部材との間の電気的導通を阻害しない程度に酸素が含まれることを特徴とする半導体集積回路装置。

【請求項2】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜と、前記第2電極上に形成された配線と、前記配線と第2電極とを電気的に接続する接続部材とを含20み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、

前記接続部材には、酸素と反応して不導体または高抵抗 体である金属酸化物を生成する金属が含まれ、

前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記配線側に形成された第2層とを含み、

前記第2層には酸素が含まれないことを特徴とする半導 体集積回路装置。

【請求項3】 請求項1または2記載の半導体集積回路 装置であって、

前記接続部材には窒化チタン層を含むことを特徴とする 半導体集積回路装置。

【請求項4】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜と、前記第2電極を覆う絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、

前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された導電性の第2層とを含み、

前記第2層は、前記絶縁膜をエッチングする条件において、前記第1層を構成する材料よりもエッチング速度が小さい材料で構成されることを特徴とする半導体集積回路装置。

【請求項5】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、

前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された第2層とを含み、

前記第2層は、前記第1層を構成する材料よりも酸化性 雰囲気において揮発速度が小さい材料で構成されること を特徴とする半導体集積回路装置。

【請求項6】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された第2層とを含み、前記第2層は、前記第1層を構成する材料よりも抵抗率の低い材料で構成されることを特徴とする半導体集積回

- 【請求項子】--メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、

前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された第2層とを含み、

前記第2電極の内部応力は、前記第1層を構成する材料 で前記第2電極を構成した場合の内部応力よりも低いこ とを特徴とする半導体集積回路装置。

【請求項8】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなる半導体集積回路装置であって、

前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された第2層とを含み、

前記第2層材料を異方性ドライエッチング加工した場合の加工断面におけるテーパ面と下地とのなす角度は、同一エッチング条件下での前記第1層材料の加工断面におけるテーパ面と下地とのなす角度よりも大きいことを特徴とする半導体集積回路装置。

【請求項9】 メモリセル毎に設けられた情報蓄積容量素子用の第1電極と、前記第1電極に対向して形成された第2電極と、前記第1および第2電極間に形成された容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層または強誘電体層からなり、前記第1電極が柱状または筒状の立体形状で形成された半導体集積回路装置であって、前記第2電極は、前記容量絶縁膜側に形成された第1層と、前記第1層上に形成された第2層とを含み、

前記第1層の膜厚T1は、 $T1>(d-2\times Tins)$ /2、の条件を満たし、

前記第2層の膜厚T2は、T2>T1、の条件を満たすことを特徴とする半導体集積回路装置。ただし、dは前50 記第1電極の隣接間距離または前記第1電極の円筒内径

寸法であり、Tinsは前記容量絶縁膜の膜厚である。 【請求項10】 メモリセル毎に設けられた情報蓄積容 量素子用の第1電極と、前記第1電極に対向して形成さ れた第2電極と、前記第1および第2電極間に形成され た容量絶縁膜とを含み、前記容量絶縁膜が高誘電体層ま たは強誘電体層からなる半導体集積回路装置であって、 前記第2電極は、前記容量絶縁膜側に形成された第1層 と、前記第1層上に形成された第2層とを含み、

前記第1層および第2層端部の断面形状がテーパ状に加 工されていることを特徴とする半導体集積回路装置。

【請求項11】 請求項10記載の半導体集積回路装置 であって、

前記断面形状は、前記テーパ状の加工面の上端から下地 面に下ろした垂線の足から前記テーパ面の下端までの距 離が、最小加工寸法の2分の1以上の値であることを特 徴とする半導体集積回路装置。

【請求項12】 請求項1~11の何れか一項に記載の 半導体集積回路装置であって、

前記第1層は、貴金属膜、そのシリサイド膜もしくは酸 化膜、または、それらの化合物膜であることを特徴とす 20 る半導体集積回路装置。

【請求項13】 請求項12記載の半導体集積回路装置 であって、

前記第1層は、白金膜、ルテニウム膜、ルテニウムシリ サイド膜、または、SRO (SrRuO,) 膜であるこ とを特徴とする半導体集積回路装置。

【請求項14】 請求項12または13記載の半導体集 積回路装置であって、

前記容量絶縁膜は、BST (Ba, Sr., TiO,) 膜、STO (SrTiO,) 膜、または、酸化タンタル 30 (Ta: O:) 膜であることを特徴とする半導体集積回

【請求項15】 請求項1~11の何れか一項に記載の 半導体集積回路装置であって、

前記第1層は、窒化チタン膜であり、

前記容量絶縁膜は、酸化タンタル(Ta、O。)膜であ ることを特徴とする半導体集積回路装置。

【請求項16】 請求項1~15の何れか一項に記載の 半導体集積回路装置であって、

前記第2層は、IVb族、Vb族もしくはVIb族元素から 40 なる金属膜またはそれらの窒化膜、シリサイド膜もしく は化合物膜であることを特徴とする半導体集積回路装

【請求項17】 請求項16記載の半導体集積回路装置 であって、

前記第2層は、タングステン (W) 膜、チタン (Ti) 膜、タンタル (Ta) 膜、窒化タングステン (WN)

膜、窒化チタン (TiN) 膜、窒化タンタル (TaN)

膜、チタンアルミニウムナイトライド (TiAlN)

膜、チタンシリコンナイトライド (TiSiN) 膜、タ 50 【発明の詳細な説明】

ングステンシリコンナイトライド (WSiN) 膜、また は、タンタルシリコンナイトライド (TaSiN) 膜で あることを特徴とする半導体集積回路装置。

【請求項18】 請求項1~17の何れか一項に記載の 半導体集積回路装置であって、

前記第2電極には、前記第1および第2層に加えて、窒 化チタン膜、チタンシリコンナイトライド膜、またはチ タン化合物膜からなる第3層を有することを特徴とする 半導体集積回路装置。

10 【請求項19】 請求項1~18の何れか一項に記載の 半導体集積回路装置であって、

前記第1電極は、貴金属膜、そのシリサイド膜もしくは 酸化膜、または、それらの化合物膜であることを特徴と する半導体集積回路装置。

【請求項20】 請求項19記載の半導体集積回路装置 であって、

前記第1電極は、白金膜、ルテニウム膜、ルテニウムシ リサイド膜、または、SRO (SrRuO,) 膜である ことを特徴とする半導体集積回路装置。

【請求項21】 請求項1~20の何れか一項に記載の 半導体集積回路装置であって、

前記第2電極と同一層にローカル配線を有し、前記ロー カル配線は、前記第2電極と同一工程で形成されるもの であることを特徴とする半導体集積回路装置。

(a) 半導体基板の主面のMISFE 【請求項22】 T上に第1層間絶縁膜を介してビット線および第1層配 線を形成し、第2層間絶縁膜および電極形成用絶縁膜を 形成し、前記電極形成用絶縁膜に孔を加工する工程、

- (b) 前記孔の内部を埋め込む金属または金属化合物を 形成した後、前記電極形成用絶縁膜を除去することによ り、または、前記孔の内壁を覆う金属膜または金属化合 物膜を形成することにより、柱状または筒状の第1電極 を形成する工程、
- (c) 前記第1電極を覆う強誘電性または高誘電性の容 量絶縁膜を堆積し、さらに第1導電層および第2導電層 を堆積する工程、
- (d) 前記第1および第2導電層をパターニングするこ とにより第2電極を形成する工程、
- (e) 前記第2電極を覆う第3層間絶縁膜を堆積し、前 記第2電極に達する第1接続孔および前記第1層配線に 達する第2接続孔の加工をエッチングにより施す工程、 を有することを特徴とする半導体集積回路装置の製造方

【請求項23】 請求項22記載の半導体集積回路装置 の製造方法であって、

前記第2電極をエッチングする工程において、前記第2 層をエッチングした後、パターニングされた前記第2層 をマスクとして前記第1層をエッチングすることを特徴 とする半導体集積回路装置の製造方法。

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造技術に関し、特に、DRAM (DynamicRandom Access Memory) を有する半導体装置に適用して有効な 技術に関するものである。

5

[0002]

【従来の技術】DRAMのメモリセルは、一般に、半導 体基板の主面上にマトリクス状に配置された複数のワー ド線と複数のビット線との交点に配置される。 1 個のメ モリセルは、それを選択する1個のMISFET(Metal 10 Insulator Semiconductor Field Effect Transistor) と、このMISFETに直列に接続された1個の情報蓄 積用容量素子 (キャパシタ) とで構成される。

【0003】メモリセル選択用のMISFETは、周囲 を素子分離領域で囲まれた活性領域に形成され、主とし て、ゲート酸化膜、ワード線と一体に構成されたゲート 電極およびソース、ドレインを構成する一対の半導体領 域で構成される。このMISFETは、通常1つの活性 領域に2個形成され、2つのMISFETの一方のソー ス・ドレイン (半導体領域) が前記活性領域の中央部で 20 共有される。ビット線は、前記MISFETの上部に配 置され、共有された前記半導体領域と電気的に接続され る。キャパシタは、同じく前記MISFETの上部に配 置され、上記ソース、ドレインの他方と電気的に接続さ れる。

【0004】たとえば特開平7-7084号公報は、ビ ット線の上部にキャパシタを配置するキャパシタ・オー バー・ビットライン (Capacitor Over Bit-line) 構造 のDRAMを開示している。この公報に記載されたDR AMでは、ビット線の上部に配置したキャパシタの下部 30 電極 (蓄積電極) を円筒状に加工し、この下部電極上に 容量絶縁膜と上部電極(プレート電極)とを形成する構 造を採用している。下部電極を円筒状に加工ことによっ てその表面積を増加し、メモリセルの微細化に伴うキャ パシタの蓄積電荷量 (Cs) の減少を補うようにしてい る。このように、COB構造を有するメモリセルにおい ては、半導体記憶装置としての動作信頼度を確保する必 要上、キャパシタの構造に対して相当の立体化が必須と なっている。

【0005】ところが、キャパシタ構造の立体化によっ ても近年の集積化された半導体装置、特に256Mbi t (メガビット) 相当以降のDRAMにおいては、必要 な容量値 (蓄積電荷量) の確保が困難になることが予想 される。

【0006】そこで、1996年11月10日、応用物 理学会発行、「応用物理」65巻、11号、p1111 ~1112に記載されているように、酸化タンタル(T a, O,), あるいはSTO(SrTiO,), BST (Ba, Sr., TiO,)等の高誘電体(強誘電体)

る。Ta,O,は比誘電率が20程度と高く、また、S TO、BSTは比誘電率が200~500程度ときわめ て高い。そこでこれらの高誘電率膜を用いれば、従来用 いられているシリコン酸化膜、シリコン窒化膜に比較し て高い容量値を実現することが容易になる。特に、ST O、BSTは誘電率が高く、容量値増加の効果が顕著に 得られることが期待される。

【0007】STO、BSTの成膜は、酸化性雰囲気で 実施される。このため、従来用いられているシリコン材 料をキャパシタ用の電極に用いれば、電極界面に誘電率 の低いシリコン酸化膜が形成され好ましくない。そこで キャパシタ用の電極材料には耐酸化性に優れたRu(ル テニウム)、Pt (白金)、RuO (酸化ルテニウ ム) 等が検討されている。

[0008]

【発明が解決しようとする課題】しかし、Ru、Pt等 貴金属、あるいはそれらのシリサイド物、酸化物等を電 極材料に用いる場合、特に上部電極にそれらの材料を用 いる場合、以下のような問題があることを本発明者らは 認識した。以下に説明する問題点は特に公知にされてい るわけではなく、本発明者らの実験検討により認識され たものである。なお、本明細書において貴金属とは、金 (Au)、銀 (Ag)、白金族 (ルテニウム (Ru)、 ロジウム (Rh) 、パラジウム (Pd) 、オスミウム (Os)、イリジウム(Ir)、および、白金(P t)) をいうものとする。

【0009】すなわち、第1のp問題は、前記貴金属等 を上部電極に用いる場合、上層配線とのコンタクト部分 (スルーホールプラグ)と、上部電極との電気的接続が 不安定になる、あるいは接続不良を生じるという問題で ある。

【0010】このような問題の生じる第1の原因は、上 部電極を構成する貴金属等に含まれる酸素にある。R u、Pt等の貴金属類を被膜として形成する場合、CV D法を用いる。このCVD工程では原料ガスに酸素が含 まれるため、形成された貴金属被膜に酸素が含まれる。 また、RuO」のようにそもそも被膜構成元素に酸素が 含まれている場合もある。さらに、上部電極に接続する ためのスルーホールを、その上部電極を覆う層間絶縁膜 40 に開口する際、一般にフォトレジスト膜を用いるが、こ のフォトレジスト膜をアッシングにより除去する際に、 スルーホール下部の上部電極(貴金属等からなる被膜) にアッシング雰囲気中の酸素が吸蔵される。これら被膜 中の酸素が、スルーホールプラグを形成した後の熱処理 等により、プラグを構成する金属と反応し、金属酸化物 を形成する。プラグは一般に窒化チタン等のバリアメタ ルとタングステン等の主導電層で構成されるが、この場 合、バリアメタル内のチタンと前記酸素が反応し、抵抗 率の高い酸化チタンが形成される。このような酸化チタ 材料をキャパシタの絶縁膜に用いることが検討されてい 50 ンは構造上上部電極とプラグとの間に形成されるから、

上部電極とプラグとの間の電気的接触が阻害されることとなり、前記したような電気的接続の不安定化(接続信頼性の低下)という問題を生じる。

【0011】第2の原因は、上部電極を構成する貴金属 等と、上部電極を覆う層間絶縁膜であるシリコン酸化膜 とのエッチング選択比が実質的にとれないことにある。 上部電極に接続するためのスルーホールの形成は、層間 絶縁膜であるシリコン酸化膜に開口を形成することによ り行われる。この開口形成は一般にフォトレジスト膜を マスクとしたシリコン酸化膜のドライエッチングにより 10 行われる。この際、シリコン酸化膜と下部電極を構成す る貴金属類とのエッチング選択比が十分にとれないた め、スルーホールが上部電極を貫通して形成される。こ のように上部電極を貫通してスルーホールが形成される ため、スルーホール内のプラグと上部電極との接触面積 が小さくなり、前記した接続信頼性の低下の問題が生ず る。エッチング時間を制御することにより、上部電極の 表面でエッチングが終了するように調整する手法も考え 得るが、以下のような理由で困難である。すなわち、前 記のように上部電極への給電はその上層配線からスルー 20 ホールプラグを介して行われるが、上層配線からの給電 あるいは配線接続は、ビット線と同一の配線層に形成さ れる配線 (第1層配線) にも行われる。つまり、前記ス ルーホールには上部電極に接続するためのプラグ用のも のと、第1層配線に接続するプラグ用のものと2種以上 のスルーホールがある。そしてビット線 (第1層配線) はキャパシタよりも下層に形成されるため、上部電極接 続用のスルーホールの深さは第1層配線接続用のスルー ホールの深さより浅くなる。これらスルーホールを別工 程で形成すれば工程の増加を来たすため、同時に加工せ 30 ざるを得ない。このため、上部電極の表面でエッチング を停止させると第1層配線に達するスルーホールを形成 できず、逆に第1層配線に達するスルーホールを加工す れば上部電極にエッチング選択比がとれない以上これを 貫通してスルーホールを形成せざるを得ない。

【0012】さらに、上部電極を貫通してスルーホールが形成された場合、特に上部電極が酸化性雰囲気で揮発する材料(たとえばRu、RuO」)で構成されている時には、スルーホール加工(エッチング)後のフォトレジスト膜の除去(アッシング)工程により、スルーホー 40ル下部の上部電極がエッチングされてスルーホール断面から後退する問題もある。この場合、スルーホール形成後にプラグ形成を行っても、スルーホール断面から下部電極材料が後退しているため、正常な接触がなされず、接続不良を生じる。このような下部電極材料のアッシングによる揮発あるいはエッチングの問題は、スルーホールが下部電極を貫通しない場合にも生じうるが、貫通している場合に特に深刻である。

【0013】第2の問題は、上部電極に貴金属類を用いる場合、上部電極の抵抗値を低くできないという問題で

ある。メモリセルを読み出す時の過渡状態では上部電極 電位(基準電位)の変動が生じており、上部電極の抵抗 値を小さくできなければ、このような過渡変動の影響が 大きい。この結果読み出しエラーを生じる可能性があ る。また、外部ノイズを遮断する観点からも上部電極の 抵抗値は小さいことが好ましい。

【0014】このような問題の生ずる原因は、貴金属類の膜厚を大きくできないことにある。つまり、貴金属類は、その内部応力(圧縮性応力)が大きく、その膜厚を厚くすればストレスの影響によりキャパシタ特性が劣化するためである。

【0015】本発明の目的は、キャパシタ上部電極と上層配線に接続するプラグとの間の導通信頼性が高い、また、接続不良が生じない半導体集積回路装置を提供することにある。

【0016】また、本発明の他の目的は、キャバシタ上 部電極の抵抗を低減できる半導体集積回路装置を提供す ることにある。

【0017】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0018]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0019】本発明の半導体集積回路装置は、第1電極(下部電極)、第2電極(上部電極)および容量絶縁膜(強誘電体または高誘電体膜)からなるキャパシタを含み、キャパシタ上の配線(第2層配線)と第2電極とが接続部材(スルーホールプラグ)で接続された半導体集積回路装置であり、接続部材には酸化して導電性を損なう金属が含まれ、第2電極は第1層(下層)と第2層(上層)とを含み、第2層には金属酸化物を形成しない程度、または、金属酸化物が第2層と接続部材との間の電気的導通を阻害しない程度に酸素が含まれるものである。あるいは、第2層には酸素が含まれないものである。あるいは、第2層には酸素が含まれないものである。

【0020】このような半導体集積回路装置によれば、第2層に酸素が含まれないか、含まれたとしても導電性を阻害する金属酸化物の形成がほとんどなされない程度に含まれるため、第2層と接続部材との間には、導電性を阻害する物質が形成されず、キャパシタの上部電極とスルーホールプラグとの接続信頼性が向上する。この結果、半導体集積回路装置の信頼性を向上できる。

【0021】なお、接続部材には窒化チタンからなるバリア層または接着層を含むことができる。接続部材のに窒化チタン (TiN)を含むため、仮に接続部材に接触する上部電極に酸素が含まれると窒化チタン内のチタンと酸素とが化合し、導電性を阻害する酸化チタン (TiO)が形成される。しかし、本発明では、第2層には酸

素を含まないか、含んでもその量はわずかであるため、酸化チタン (TiO) は形成されず、接続部材と第2層との接続は良好に保たれる。この結果、第2電極と接続部材との接続を良好にできる。

【0022】なお、本発明の場合、接続部材は第2電極を貫通して形成されても良い。このような場合であっても、第1層と接続部材との接続が良好にならなくても、少なくとも第2層と接続部材との接続を良好にでき、結果として第2電極と接続部材との接続を良好にできる。

【0023】また、本発明の半導体集積回路装置は、第 10 1電極(下部電極)、第2電極(上部電極)および容量 絶縁膜(強誘電体または高誘電体膜)からなるキャパシタを含み、キャパシタ上の配線(第2層配線)と第2電極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と第2層(上層)とを含み、第2層は絶縁膜をエッチングする条件において第1層を構成する材料よりもエッチング速度が小さい材料で構成されるものである。

【0024】このような半導体集積回路装置によれば、第2層上の層間絶縁膜(たとえばシリコン酸化膜)に接 20 続孔(スルーホール)を開口するエッチング工程において、第2層をエッチングストッパとして機能させることができる。これにより、スルーホールの第2電極への貫通を防止し、スルーホールブラグと第2電極との接続信頼性を向上できる。また、より深い孔深さを有する接続孔(たとえばキャパシタより下層に形成される第1層配線に接続する接続孔)と同時に形成でき、接続孔形成工程を簡略化することができる。

【0025】また、本発明の半導体集積回路装置は、第 1電極(下部電極)、第2電極(上部電極)および容量 30 絶縁膜(強誘電体または高誘電体膜)からなるキャパシ 夕を含み、キャパシタ上の配線(第2層配線)と第2電 極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第2層は、第1層を構成する 材料よりも耐酸化性を有する材料、または、酸化性雰囲 気において揮発速度が小さい材料で構成されるものであ る。

【0026】このような半導体集積回路装置によれば、第2層の耐酸化性が高いため、また、酸化性雰囲気にお 40 ける揮発性が小さいため、スルーホール加工後のフォトレジスト膜除去工程(アッシング工程)において、第2層のダメージおよび揮発を抑制できる。この場合、第1層が酸化性に乏しく、あるいは酸化性雰囲気における揮発性を有する材料(たとえばルテニウム)で構成されても、第2層がアッシング雰囲気におけるブロッキング膜として機能し、第1層のエッチングあるいは揮発を防止できる。

【0027】また、本発明の半導体集積回路装置は、第 1電極 (下部電極)、第2電極 (上部電極) および容量 50

絶縁膜(強誘電体または高誘電体膜)からなるキャパシ タを含み、キャパシタ上の配線(第2層配線)と第2電 極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第2層は、第1層を構成する 材料よりも抵抗率の低い材料で構成される。

【0028】このような半導体集積回路装置によれば、 第2層に抵抗率の低い材料が用いられるため、第2電極 の抵抗値を低減し、半導体集積回路装置の性能を向上で きる

【0029】また、本発明の半導体集積回路装置は、第1電極(下部電極)、第2電極(上部電極)および容量 絶縁膜(強誘電体または高誘電体膜)からなるキャパシ 夕を含み、キャパシタ上の配線(第2層配線)と第2電 極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第2電極の内部応力は、第1 層を構成する材料で第2電極を構成した場合の内部応力 よりも低いものである。

【0030】このような半導体集積回路装置によれば、第1層材料(たとえばルテニウム)で第2電極全体を構成した場合に比べて、第2層材料(たとえばタングステン)と第1層材料の積層膜で第2電極を構成した場合の方が内部応力を低減できる。第1層材料として用いる貴金属は一般に内部応力が大きく、そのような貴金属で第2電極を構成すると、キャパシタ特性(たとえばリーク電流)が増大し、DRAMのリフレッシュ特性が劣化する。本半導体集積回路装置では、内部応力が低減できるため、そのような問題を回避できる。

【0031】また、本発明の半導体集積回路装置は、第1電極(下部電極)、第2電極(上部電極)および容量 絶縁膜(強誘電体または高誘電体膜)からなるキャパシ 夕を含み、キャパシタ上の配線(第2層配線)と第2電 極とが接続部材(スルーホールブラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第2層材料を異方性ドライエ ッチング加工した場合の加工断面におけるテーパ面と下 地とのなす角度は、同一エッチング条件下での第1層材 料の加工断面におけるテーパ面と下地とのなす角度より も大きいものである。

【0032】すなわち、第2電極材料の方が第1電極材料よりもエッチング加工性に優れる。このため、第1層および第2層で構成する第2電極の加工性は、第1層材料で第2電極を構成した場合と比較して優れている。

【0033】また、本発明の半導体集積回路装置は、第1電極(下部電極)、第2電極(上部電極)および容量 絶縁膜(強誘電体または高誘電体膜)からなるキャパシ タを含み、キャパシタ上の配線(第2層配線)と第2電 極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第1電極が柱状または筒状の立体形状で形成されており、第1層の膜厚T1は、T1 > $(d-2 \times Tins)/2$ 、の条件を満たし、第2層の膜厚T2は、T2 > T1、の条件を満たすものである。ただし、dは第1電極の隣接間距離または第1電極の円筒内径寸法であり、Tinsは容量絶縁膜の膜厚である。

【0034】すなわち、T1>(d-2×Tins)/2の条件より、第1層は少なくとも下部電極(第1電極)とキャパシタ絶縁膜による凹凸を埋め込むに必要な 10膜厚が要求される。第1層は通常ルテニウム等の貴金属で構成されるから、内部応力を低減する観点から、その膜厚は前記条件を満たす限りできるだけ薄いことが好ましい。一方、T2>T1の条件より、第2層の膜厚を第1層の膜厚より厚く形成して必要な導電率を確保し、且つ、第2電極全体の応力を少なくすることができる。

【0035】また、本発明の半導体集積回路装置は、第1電極(下部電極)、第2電極(上部電極)および容量 絶縁膜(強誘電体または高誘電体膜)からなるキャパシ 夕を含み、キャパシタ上の配線(第2層配線)と第2電 20 極とが接続部材(スルーホールプラグ)で接続された半 導体集積回路装置であり、第2電極は第1層(下層)と 第2層(上層)とを含み、第1層および第2層端部の断 面形状がテーパ状に加工されているものである。この断 面形状は、テーパ面の上端から下地面に下ろした垂線の 足からテーパ面の下端までの距離が、最小加工寸法の2 分の1以上の値となるように形成できる。

【0036】このように第1層および第2層の端部をテーパ状に加工することにより、半導体集積回路装置の信頼性および歩留まりを向上できる。すなわち、第1層 30 (たとえばルテニウム等の貴金属) は第2層と比較してエッチング加工性に劣る。このため、第1層のエッチング断面には揮発性に乏しいサイドフィルム(たとえば酸化ルテニウム)が形成される。このようなサイドフィルムを有した状態でその後の工程を進めると、洗浄工程等でこのサイドフィルムがエッチング断面から剥離し、塵となる。このような塵は半導体集積回路装置の歩留まりを低下させる要因となり好ましくない。そこで本発明のように、第2電極のエッチングをテーパ状に行い、サイドフィルムが形成されないようにする。このようにすれば、塵の発生を抑制し、半導体集積回路装置の歩留まりの向上および信頼性の向上に寄与できる。

【0037】なお、前記半導体集積回路装置において、第1層は、貴金属膜、そのシリサイド膜もしくは酸化膜、または、それらの化合物膜とすることができる。第1層には、白金膜、ルテニウム膜、ルテニウムシリサイド膜、または、 $SRO(SrRuO_1)$ 膜を例示できる。このとき、容量絶縁膜は、 $BST(BarSr_1)$ TiO₁)膜、 $STO(SrTiO_1)$ 膜、または、酸化タンタル($TarO_1$)膜とすることができる。

【0038】また、第1層は、窒化チタン膜とし、容量 絶縁膜は、酸化タンタル (Ta, O,) 膜とすることが できる。

【0039】また、第2層は、IVb族、Vb族もしくはVIb族元素からなる金属膜またはそれらの窒化膜、シリサイド膜もしくは化合物膜とすることができる。第2層には、タングステン(W)膜、チタン(Ti)膜、タンタル(Ta)膜、窒化タングステン(WN)膜、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、チタンアルミニウムナイトライド(TiSiN)膜、タングステンシリコンナイトライド(TiSiN)膜、または、タンタルシリコンナイトライド(TaSiN)膜を例示できる。これらの金属膜あるいは金属化合物膜は、第1層材料よりも耐酸化性、耐エッチング性に優れ、抵抗率の低い材料であり、またストレス(応力)が小さい。このような材料を第2層に適用することにより、前記したような機能を達成できる。

【0040】また、第2電極には、第1および第2層に加えて、窒化チタン膜あるいはチタンシリコンナイトライド膜等チタン化合物膜からなる第3層を形成できる。窒化チタン膜は、水素を吸蔵する作用があり、キャパシタ形成後の水素パリアーとして機能させることができる。キャパシタ絶縁膜には前記の通り酸化金属材料が用いられ、水素の拡散は好ましくない。このように窒化チタン膜を形成することにより、キャパシタ絶縁膜の性能を高く維持できる。

【0041】また、第1電極は、貴金属膜、そのシリサイド膜もしくは酸化膜、または、それらの化合物膜とすることができる。第1電極には、白金膜、ルテニウム膜、ルテニウムシリサイド膜、または、 $SRO(SrRuO_1)$ 膜を例示できる。

【0042】また、本発明の半導体集積回路装置は、第2電極と同一層にローカル配線を有し、ローカル配線は、第2電極と同一工程で形成されるものである。第2層を用いて低抵抗化された第2電極を配線に用いることにより、たとえばメモリマット間の第2電極(プレート電極)間を上層配線を用いることなく接続できる。これにより、上層配線へのスルーホール数を低減して、レイアウトの自由度を増し、半導体集積回路装置の高集積化に寄与できる。

【0043】また、本発明の半導体集積回路装置の製造方法は、半導体基板の主面のMISFET上に第1層間絶縁膜を介してピット線および第1層配線を形成し、第2層間絶縁膜および電極形成用絶縁膜を形成し、電極形成用絶縁膜に孔を加工する工程、孔の内部を埋め込む金属または金属化合物を形成した後、電極形成用絶縁膜を除去することにより、または、孔の内壁を覆う金属膜または金属化合物膜を形成することにより、柱状または筒がい第1電極を形成する工程、第1電極を覆う強誘電性

または高誘電性の容量絶縁膜を堆積し、さらに第1導電層および第2導電層を堆積する工程、第1および第2導電層をエッチングすることにより第2電極を形成する工程、第2電極を覆う第3層間絶縁膜を堆積し、第2電極に達する第1接続孔および第1層配線に達する第2接続孔の加工をエッチングにより施す工程、を有し、第1接続孔の底部が第2電極に達した後、第2接続孔の底部が第1層配線に達するまでの間、第2層がエッチングのストッパとして機能するものである。

【0044】また、第2電極をエッチングする工程にお 10 いて、第2層をエッチングした後、パターニングされた 第2 層をマスクとして第1 層をエッチングするものである。

【0045】これら半導体集積回路装置の製造方法により、前記した半導体集積回路装置が製造できる。

[0046]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

【0047】(実施の形態1)図1~図19は、本発明の一実施の形態であるDRAM (Dynamic Random Access Memory)の製造方法を工程順に示した断面図である。なお、基板の断面を示す各図の左側部分はDRAMのメモリセルが形成される領域(メモリセルアレイ)を示し、右側部分は周辺回路領域を示している。

【0048】まず、図1に示すように、半導体基板(以下単に基板という)1上にメモリセルの選択MISFE TQs、周辺回路のnチャネル型MISFETQnおよびpチャネル型MISFETQpを形成し、さらに、こ 30れらMISFETQs,Qn,Qp上にピット線BLおよび第1層配線 $30\sim33$ を形成する。

【0049】基板1には素子分離溝2が形成され、ウェット酸化あるいはドライ熱酸化により膜厚の薄いシリコン酸化膜6を形成した後、たとえばシリコン酸化膜7を素子分離溝2に埋め込む。これをたとえばCMP (Chemical Mechanical Polishing) 法により研磨して素子分離溝2の内部に残し、素子分離領域を形成する。さらに、基板1にp型もしくはn型のイオン注入を施し、メモリセルアレイの基板1にp型ウェル3およびn型ウェル4を形成し、周辺回路領域の基板1にp型ウェル3およびn型ウェル4を形成する。その後、約800℃の熱酸化でp型ウェル3およびn型ウェル4を形成する。その後、約800℃の熱酸化でp型ウェル3およびn型ウェル4のそれぞれの表面に清浄なゲート酸化膜8を形成する。

【0050】 MISFETQs, Qn, Qpは以下のよっにして形成する。すなわち、ゲート酸化膜 8 上に、不純物がドープされた多結晶シリコン膜をたとえば CVD になせ積し、その後、たとえばスパッタリング法でWN にまたは CVD にまたは CVD にない膜と CVD と地膜と CVD と地膜と CVD と地膜 CVD とない CVD に CVD とない CVD に CVD とない CVD に CVD とない CVD に CVD に CVD とない CVD に CV

のデンシファイ(緻密化)とを目的とした熱処理を施した後、前記シリコン酸化膜の上部に窒化シリコン膜を堆積する。この窒化シリコン膜をゲート電極パターンにパターニングした後、窒化シリコン膜をマスクにして前記シリコン酸化膜、W膜、WN膜および多結晶シリコン膜をドライエッチングする。これにより、多結晶シリコン膜、WN膜およびW膜からなるゲート電極9が形成される。さらに、これらのゲート電極9の上部にシリコン酸化膜および窒化シリコン膜からなるキャップ絶縁膜10が形成される。なお、メモリセルアレイに形成されたゲート電極9は、ワード線WLとして機能する。

【0051】次に、ゲート電極9の両側のp型ウェル3 にn型不純物(リンまたはヒ素)をイオン打ち込みする ことによってn 型半導体領域11を形成し、n型ウェ ル4にp型不純物(ホウ素)をイオン打ち込みすること によってp^{*}型半導体領域12を形成する。さらに、基 板1上に窒化シリコン膜13を堆積した後、メモリセル アレイの基板1の上部をフォトレジスト膜 (図示せず) で覆い、周辺回路領域の窒化シリコン膜13を異方的に エッチングすることによって、周辺回路領域のゲート電 極9の側壁にサイドウォールスペーサ13aを形成す る。さらに、周辺回路領域のp型ウェル3にn型不純物 (リンまたはヒ素)をイオン打ち込みすることによって n[†] 型半導体領域14 (ソース、ドレイン)を形成し、 n型ウェル4にp型不純物(ホウ素)をイオン打ち込み することによってp'型半導体領域15(ソース、ドレ イン)を形成する。ここまでの工程で、周辺回路領域に LDD(Lightly Doped Drain) 構造のソース、ドレイン を備えたnチャネル型MISFETQnおよびpチャネ ル型MISFETQpが形成される。

【0052】次に、ゲート電極9の上部にシリコン酸化 膜16 (たとえばTEOS酸化膜) を堆積し、これをC MP法で研磨してその表面を平坦化する。その後、フォ トレジスト膜 (図示せず) をマスクにしてメモリセルア レイのシリコン酸化膜16をドライエッチングし、さら に、シリコン酸化膜16の下層の窒化シリコン膜13を ドライエッチングして2段階のエッチングによりコンタ クトホール18、19を形成する。上記コンタクトホー ル18、19を通じてメモリセルアレイのp型ウェル3 (n 型半導体領域11)にn型不純物(リンまたはヒ 素)のイオンを打ち込み、n'型半導体領域17(ソー ス、ドレイン)を形成する。ここまでの工程で、メモリ セルアレイにnチャネル型で構成されるメモリセル選択 用MISFETQsが形成される。その後、コンタクト ホール18、19の内部に不純物がドープされた多結晶 シリコン膜を埋め込んでプラグ20を形成する。プラグ 20は埋め込まれた多結晶シリコン膜をエッチバック (またはСМР法で研磨)して形成する。さらに、シリ コン酸化膜16の上部にたとえばCVD法でシリコン酸 をマスクにしたドライエッチングで周辺回路領域のシリコン酸化膜21およびその下層のシリコン酸化膜16をドライエッチングする。これによりn'型半導体領域14、p'型半導体領域15、ゲート電極9、メモリセルアレイのコンタクトホール18の上部に各々コンタクトホール22、23、24、25を形成する。その後、コンタクトホール22、23、24、25の内部にプラグ27を形成する。シリサイド膜26の形成はTi膜とTiN膜とを堆積した後に基板1を約61050℃で熱処理することによって、ブラグ27の形成はたとえばCVD法でTiN膜およびW膜を堆積した後、これをCMP法で研磨し、コンタクトホール22、23、24、25の内部のみに残すことによって行う。

【0053】次に、メモリセルアレイのシリコン酸化膜21の上部にピット線BLを形成し、周辺回路領域のシリコン酸化膜21の上部に第1層目の配線30~33を形成する。ピット線BLおよび第1層目の配線30~33は、例えばシリコン酸化膜21の上部にスパッタリング法でW膜を堆積した後、フォトレジスト膜をマスクに20してこのW膜をドライエッチングすることによって形成する。

【0054】次に、ピット線BLおよび第1層目の配線30~33の上部にシリコン酸化膜34を形成する。このシリコン酸化膜34は、前記シリコン酸化膜16と同様の方法で形成する。その後、シリコン酸化膜34にスルーホール38を形成する。スルーホール38の形成は、シリコン酸化膜34の上部にCVD法で多結晶シリコン膜を堆積した後これをパターニングし、さらにこのパターニングされた多結晶シリコン膜の側壁にサイドウ30オールスペーサを形成し、このサイドウォールスペーサと多結晶シリコン膜とをマスクにしてエッチングにより形成できる。このようにサイドウォールスペーサをもマスクに用いることにより、露光の解像度限界以下の加工寸法でスルーホール38が形成できる。

【0055】次に、スルーホール38の内部にプラグ39を形成する。プラグ39は、スルーホール38の内部を含むシリコン酸化膜34の上部にn型不純物(リン)をドープした低抵抗多結晶シリコン膜をCVD法で堆積した後、この多結晶シリコン膜をエッチバックしてスル40一ホール38の内部のみに残すことによって形成する。次工程で説明するバリア膜40を形成するために、エッチバックを若干過剰に行い、プラグ39の表面がシリコン酸化膜34表面よりも低く、すなわちスルーホール38の上部に凹部が形成されるようにする。

【0056】次に、図2に示すように、プラグ39上にバリア膜40を形成し、さらにシリコン酸化膜34上にシリコン窒化膜41およびシリコン酸化膜42を順次堆積する。

【0057】バリア膜40の材料は、たとえばタングス 50 ン窒化膜41にエッチングを施し、孔43を形成する。

テン (W)、タングステンナイトライド (WN)、チタンナイトライド (TiN)、タンタルナイトライド (TaN)、チタンアルミニウムナイトライド (TiAl N)、チタンシリコンナイトライド (TiSiN)、タンタルシリコンナイトライド (TaSiN)、タングステンシリコンナイトライド (WSiN)、ルテニウムシリサイド (RuSi)、タングステンボライド (WB)、チタンボライド (TiB)、タングステンカーバイト (WC)、チタンカーバイト (TiC)等が例示できる。これらの材料を用いたバリア膜40は、後に説明するキャパシタ絶縁膜の酸化処理工程において、酸素の拡散をブロックする機能を有する。この機能については後に詳述する。

【0058】バリア膜40は、たとえばプラグ39およびシリコン酸化膜34の表面にバリア膜40の材料である被膜をCVD法またはスパッタ法により形成し、これをCMP法により研磨し、プラグ39上の凹部(スルーホール38の上部)にのみバリア膜40を残すことにより形成する。

【0059】シリコン窒化膜41とシリコン酸化膜42は、たとえばCVD法により形成できる。シリコン窒化膜41は後に説明する下部電極の機械的強度を保持するために形成する。シリコン窒化膜41の膜厚はたとえば100nmとする。また、シリコン酸化膜42は後に説明する下部電極の形成に用いる。シリコン酸化膜42の膜厚は下部電極の高さを決定する要素となり、キャパシタに要求される容量値から逆算して求められる。下部電極を 0.13μ mの柱状で加工し、キャパシタ絶縁膜厚を 0.13μ mの柱状で加工し、キャパシタ絶縁膜厚を 0.13μ mの柱状で加工し、キャパシタ絶縁膜厚を 0.13μ mの柱状で加工し、キャパシタ絶縁膜厚を 0.13μ mの柱状で加工し、キャパシタ絶縁膜厚を 0.13μ mのにすることを前提とすれば、シリコン酸化膜42の膜厚は700nmとなる。これにより下部電極のキャパシタとして寄与する部分の高さは700nmとなり、キャパシタの容量値として40fFを確保できる。

【0060】次に、図3に示すように、シリコン酸化膜 42およびシリコン窒化膜41に孔43を形成する。孔 43の形成には、まず、シリコン酸化膜42上にフォト レジスト膜(図示せず)を形成してこれをパターニング する。本実施の形態では、シリコン酸化膜34の形成に CMP法による研磨が用いられているため、シリコン酸 化膜34の平坦性が高く、このためシリコン酸化膜42 表面の平坦性も高く維持される。このため、シリコン酸 化膜42上に形成されるフォトレジスト膜への露光を精 密に行うことができる。このフォトレジスト膜は下部電 極形成のためのものであり最小加工寸法でパターニング する必要がある。従って、露光精度を高くできることは このフォトレジスト膜のパターニングにおいては非常に 都合がよい。フォトレジスト膜は、たとえば0.13μm の開口径でパターニングされる。次に、このフォトレジ スト膜をマスクとしてシリコン酸化膜42およびシリコ

このエッチングには2段階のエッチングを施すことがで きる。すなわち、第1のエッチングは、シリコン酸化膜 がエッチングされるがシリコン窒化膜がエッチングされ 難い条件で行い、シリコン酸化膜42を十分なオーバー エッチングの下でエッチング加工する。この際、シリコ ン窒化膜41はエッチングストッパとして機能する。そ の後、第2のエッチングをシリコン窒化膜がエッチング される条件で行う。このエッチングは、シリコン窒化膜 41がシリコン酸化膜42と比較して十分に薄い膜厚で 形成されているため、多少のオーバーエッチングを施し 10 ても下地であるシリコン酸化膜34が過剰にエッチング されることがない。このため、微細な開口径の孔43を 高いアスペクト比であっても高精度に加工することが可 能となる。

【0061】次に、図4に示すように、孔43を埋め込 むようにルテニウム膜44を形成する。ルテニウム膜4 4の膜厚は、たとえば100nm~200nmとする。 また、ルテニウム膜44の形成にはCVD法を用いる。 ソース (原料) ガスは、たとえば、Ru (BtCp), /THFを0.5sccm、O,を50sccmとする。 ただし、BtCpはブチルシクロペンタ基(C, H , (C, H,) -) である。 THF はテトラヒドロフラ ン(C, H, O)であり、溶剤として作用する。

【0062】このように、ルテニウム膜44をCVD法 により堆積することにより、微細かつ高アスペクト比な 孔43への埋め込みが良好にできる。なお、ここでは、 ルテニウム膜44を例示しているが、ルテニウムに代え て白金を用いても良い。白金をCVD法により堆積する 場合には、ソース (原料) ガスとして、たとえば、 (M eCp) Pt (Me), とO, とを用いることができ る。ただし、Meはメチル基 (CH, -) であり、Me Cpはメチルシクロペンタ基(C, H, (CH,)-) である。

【0063】なお、ルテニウム膜44のCVD法による 堆積に先立ち、25nm~100nm程度の膜厚のルテ ニウム膜をスパッタ法により形成しても良い。この場 合、スパッタ法によるルテニウム膜がシード膜となりル テニウム膜44の形成が容易になる。

【0064】次に、図5に示すように、シリコン酸化膜 42上のルテニウム膜44をエッチバック法により除去 40 し、孔43内にのみルテニウム膜44を残して、下部電 極4.5を形成する。エッチバック法に代えてCMP法を 用いても良い。

【0065】なお、下部電極45の形成後、ルテニウム をデンシファイ (焼き締め) するための熱処理を施して も良い。これにより下部電極 45 (ルテニウム) の応力 緩和を行える。

【0066】次に、図6に示すように、シリコン酸化膜 42を除去して、下部電極45の側面を露出する。シリ

グ法を用いる。このとき、シリコン窒化膜41がエッチ ングストッパとして機能する。

【0067】次に、図7に示すように、BST膜46を 形成する。BST膜46は、DRAMのキャパシタ絶縁 膜として機能する。BST膜46の膜厚はたとえば20 ~30nmとし、CVD法により形成する。さらに、ア ズデポ状態のBST膜46では、酸素欠陥が多いため、 酸素欠陥を回復するための酸化熱処理を行う。酸化熱処 理は、たとえば酸素雰囲気中、500℃~700℃の温 度範囲の条件で行う。ここでは酸素雰囲気を例示した が、酸素に限られず、酸化窒素 (NO、N,O)、オゾ ン(O))等の酸化性雰囲気でも良い。本実施の形態で は、下部電極45にルテニウムを用いるため、BST膜 46の形成とその後の酸化処理により下部電極 45とB ST膜46の界面に誘電体が形成されることがない。す なわち、BST膜46の堆積には酸素または酸素を含む ガスが原料として用いられ、また、酸化処理においては BST膜46を透過して活性な酸素が下部電極45との 界面にまで達する。このため、下部電極45表面が酸化 20 され、下部電極45とBST膜46との界面にルテニウ ムの酸化物(酸化ルテニウム)が形成される。しかし、 酸化ルテニウムは導電性物質であり、酸化物の形成によ り容量絶縁膜の実効膜厚が厚くなることがない。特に、 BST膜46の誘電率が高いため、低誘電率の絶縁膜が 形成されないメリットは大きい。

【0068】次に、図8に示すように、第1層であるル テニウム膜47を形成する。ルテニウム膜47は、次に 説明するタングステン膜 (第2層) 48とともにDRA Mキャパシタの上部賃極を構成する。ルテニウム膜47 は、前記したルテニウム膜44と同様にCVD法により 形成する。なお、第1層には前記したと同様な白金膜を 用いても良い。CVD法を用いることにより、微細に加 工された下部電極 4 5 間を良好に埋め込むことができ る。

【0069】前記したCVD法では、ソースガスとして 酸素(Oi)を用いているため、ルテニウム(または白 金)膜47内に酸素が含有される。このような金属内の 酸素は、従来技術においては後の工程で形成されるプラ グを構成する金属との金属化合物(たとえば酸化チタ ン)を形成して、導通不良を発生する可能性がある。し かし本実施の形態では、後に説明するように第2層が形 成されるため、このような不具合は生じない。

【0070】また、ルテニウム膜47は、下部電極45 間のスペースを埋め込むに必要な膜厚で形成される。孔 43内にはすでにBST膜46が形成されているため、 下部電極 4 5 間のスペース d (たとえば0.13 µm) か らBST膜46の膜厚Tins (たとえば30nm) の 2倍を引いた値 (たとえば $0.07\mu m$) の半分 (たとえ ば35 nm)以上の膜厚が要求される。すなわち、ルテー コン酸化膜42の除去には、たとえばウェットエッチン 50 ニウム膜47の膜厚T1は、T1>(d-2×Tin

19

s) /2、の関係が満足される。このような膜厚以上のルテニウム膜47を形成すれば、ルテニウム膜47により孔43を埋め込むことが可能となり、次に説明する第2層をスパッタ法により形成できる。

【0071】なお、ルテニウム膜47のCVD法による 堆積に先立ち、スパッタ法により薄いルテニウム膜を形 成しても良い。この場合、スパッタ法によるルテニウム 膜は、CVD法におけるシード膜として機能する。これ により、ルテニウム膜47の形成を容易にし、埋め込み 性を向上できる。

【0072】次に、図9に示すように、第2層であるタングステン膜48を形成する。タングステン膜48は、前記したルテニウム膜47 (第1層)とともに後に説明するDRAMキャパシタの上部電極49を構成する。

【0073】タングステン膜48は、スパッタ法により 形成される。前記したとおり、ルテニウム膜47で下部 電極 4 5 間の凹部が埋め込まれてその表面はほぼ平坦に 形成されている。このため、ステップカバレッジあるい は埋め込み性に優れたCVD法を用いる必要がない。仮 にCVD法によりタングステン膜を堆積する場合には、 CVD雰囲気中に水素が含まれ還元性になる。本実施の 形態では、前記の通りBST膜46が用いられており、 また、ルテニウム膜47を通して水素がBST膜46に 達する可能性がある。BST膜46には酸素が含まれ、 仮に水素がBST膜46に達した場合には水素により膜 中の酸素が引き抜かれて酸素欠陥が増加する可能性があ る。従って、酸素欠陥回復後のBST膜46が形成され た後に還元雰囲気を生ずるCVD法を用いず、スパッタ 法を用いる本実施の形態は、BST膜46の性能(たと えばリーク電流の低減)を向上する上で効果が大きい。 【0074】また、タングステン膜48の膜厚T2は、 ルテニウム膜47の膜厚T1よりも大きく形成する。こ のようにT2>T1とすることにより、上部電極49全 体のストレスを低減できる。すなわち、ルテニウム等白 金族は一般に内部応力 (ストレス) が大きい。このよう な白金族のみで上部電極 4 9 を構成する場合、必要な抵 抗値まで抵抗を低減するには相当の膜厚を必要とするこ とを前提にすれば、上部電極49全体のストレスが大き くなる。一方、タングステンは白金族のように大きなス トレスを生じない。大きなストレスを有した状態では、 キャパシタの性能低下、特にBST膜46へのストレス によるリーク電流の増加等が発生する。しかし、本実施 の形態では、下層 (ルテニウム膜47) と上層 (タング ステン膜48) とに分けて上部電極49を構成するた め、必要な膜厚 (上部電極49全体の膜厚)を確保しつ つ、上部電極49全体のストレスを低く抑制できる。こ れによりキャパシタ特性 (リーク電流特性) を良好に維 持できる。

【0075】また、タングステン膜 48 を形成すること 1層)からなる上部電極 49 と、BST膜 46 からなるにより、上部電極 49 の抵抗値を低く維持できる。すな 50 キャパシタ絶縁膜 50 とを形成する。また、このとき同

わち、ルテニウムは抵抗率が $50\mu\Omega$ cmであるのに対し、タングステンの抵抗率は $10\mu\Omega$ cmと低い。このため、同じ膜厚であっても仮にルテニウム膜47のみで上部電極49を構成する場合よりも本実施の形態の上部電極49ではその全体の抵抗値を低減できる。しかも、前記の通り、タングステン膜48の膜厚を厚く形成できるため、上部電極49の抵抗をさらに低減できる。たとえばルテニウム膜47の膜厚を50nmとし、タングステン膜の膜厚を100nmとした場合には、シート抵抗は $1\Omega/\square$ となる。仮に、膜厚50nmのルテニウム膜のみで下部電極を構成した場合にはシート抵抗が 10Ω / \square となることと比較して格段に上部電極49の抵抗値を低減できる。

【0076】また、タングステン膜48には、実質的に 酸素が含まれない。このため、後に説明するプラグが形 成されても、プラグ(たとえば窒化チタンとタングステ ンとの積層膜で構成される)中の金属 (たとえばチタ ン) との酸化膜が界面に形成されない。このような酸化 物(酸化チタン)は不導体、または、電気抵抗の高い物 質であり、仮にプラグとタングステン膜48(上部電極 20 49) との間に形成された場合には電気的接続の阻害要 因、あるいは導通不良の原因となるが、本実施の形態で はそのような酸化物 (導通阻害物) が形成されない。こ の結果、プラグとキャパシタとの接続を確実にし、また 接続信頼性を向上してDRAMの信頼性および性能を高 く維持できる。なお、ここで、タングステン膜48には 酸素が実質的に含まれないと表現したが、前記のような 導通阻害物が形成されない程度の酸素の含有を排除する ものではない。すなわち、酸素が含まれていてもその量 がきわめて少なく、導通阻害物を形成してもトンネリン 30 グにより導通が確保できる程度、あるいは容易に絶縁破 壊され導通を阻害しない程度の膜厚で形成されるにすぎ ない程度の酸素の混入は許容される。たとえばプラグ形 成前の段階でタングステン膜48表面に付着した大気雰 囲気中の酸素あるいは水蒸気等である。また、タングス テン膜48の形成(スパッタ)時に不可避的に混入され るスパッタ雰囲気中の酸素である。

【0077】タングステン膜48は、上記した特徴以外にも、第1層であるルテニウム膜47よりもシリコン酸化膜のエッチング条件におけるエッチング速度が低い材料であること、酸化性雰囲気における揮発速度が遅いこと、等の特徴を有するが、この点は後の工程で詳述する。

【0078】次に、図10に示すように、タングステン膜48上に図示しないフォトレジスト膜を形成し、これをマスクとしてタングステン膜48、ルテニウム膜47 およびBST膜46をエッチングする。これによりタングステン膜48 (第2層) およびルテニウム膜47 (第1層) からなる上部電極49と、BST膜46からなるキャパシタ絶縁膜50とを形成する。また、このとき同

時にシリコン窒化膜 4 1 もエッチングして除去する。これにより周辺回路部のシリコン窒化膜 4 1 が除去され、後に周辺回路部にスルーホールが形成される際のエッチングを容易にすることができる。

【0079】なお、前記エッチングにおいて、フォトレジスト膜をマスクとしてタングステン膜48をエッチングし、フォトレジスト膜を除去し、タングステン膜48をマスクとしてさらにルテニウム膜47その他の膜をエッチングしても良い。この場合、タングステン膜48をハードマスクとして機能させることができ、エッチング10加工の精度を向上できる。

【0080】また、前記エッチングを異方性エッチング あるいはエッチング断面がほぼ垂直に加工されるような エッチングを施した場合には、図11(a)に示すよう なエッチング断面が形成される。図11(a)、(b) は図10におけるA部の拡大断面図である。すなわち、 タングステン膜48その他の膜の断面はほぼ垂直に加工 されるが、ルテニウム膜47のエッチング断面にはテー パが形成される。これは、ルテニウム膜47のエッチン グがタングステン等のエッチングと比較して困難であ り、垂直に加工し難い加工困難性を有するからである。 このような場合、ルテニウム膜47の側壁には揮発性の 低い反応生成物(たとえばRuO、)が形成される場合 がある。このような反応生成物はその後の洗浄工程等で 剥離し、塵になる可能性がある。そこで、図11(b) に示すように、タングステン膜48、ルテニウム膜47 およびBST膜46を斜めにエッチングされるような条 件でエッチングを行うことができる。これによりルテニ ウム膜47側壁の反応生成物 (サイドフィルム) の形成 を防止して、塵の発生を防止し、半導体集積回路装置の 歩留まりおよび信頼性の向上を図れる。なお、斜めエッ チングの角度は、テーパ面の上端P1から下地面に下ろ した垂線の足P2からテーパ面の下端P3までの距離X が、最小加工寸法 (たとえば0.13 µm) の2分の1以 上の値 (たとえば65 nm以上) とすることができる。 【0081】また、図12に示すように、上部電極49 のパターニングと同時にローカル配線51のパターニン グを行うことができる。すなわち、上部電極49は、メ モリマット毎に形成されるが、隣接するメモリマット間 を接続する配線としてローカル配線51を形成できる。 ローカル配線51は、上部電極49と同様にルテニウム 膜47およびタングステン膜48からなる。本実施の形 態では、タングステン膜48を設けているため、ローカ ル配線51の抵抗を低減することができる。また、ロー カル配線51は、メモリマット毎の上部電極49間を接 続する配線として形成するため、スルーホールを介して 上層に引き上げ、第2層配線を介して上部電極49間を 接続する必要がない。このためスルーホールを形成する ための面積を必要とせず、高集積化を図るとともに、設 計を容易にすることができる。なお、ここでは上部電極 49間を接続する配線を例示したが、周辺回路領域のローカル配線として用いても良い。

22

【0082】次に、図13に示すように、上部電極49を覆うシリコン酸化膜52を形成する。シリコン酸化膜52は、たとえばTEOS酸化膜の堆積とCMP法による研磨により表面を平坦化して形成できる。

【0083】次に、図14に示すように、シリコン酸化 膜52上にフォトレジスト膜53を形成する。フォトレ ジスト膜53は、第2層配線と上部電極49とを接続す るプラグ、および、第2層配線と第1層配線とを接続す るプラグが形成される領域に開口を有するように形成す る。ここでは、たとえば第2層配線と上部電極49とを 接続するプラグに対応する開口を54、第2層配線と第 1層配線31とを接続するプラグに対応する開口を55 とする。開口54、55を有するフォトレジスト膜53 をマスクとしてシリコン酸化膜52をエッチングすれ ば、そのエッチング工程の途中で開口54についてはエ ッチング孔が上部電極49の表面(タングステン膜48 表面)に達し、開口55についてはエッチング孔が未だ 第1層配線31表面に達しない状況が生ずる。この時点 では、未だスルーホールの開口工程は終了しないから、 開口54についてはオーバーエッチング状態となる。こ の際、タングステン膜48は、エッチングストッパとし て機能する。すなわち、第2層であるタングステン膜4 8は第1層であるルテニウム膜47よりもシリコン酸化 膜をエッチングする条件におけるエッチング速度が小さ い材料となっている。仮にタングステン膜48が形成さ れない上部電極49の構成では、前記したエッチング途 中においてエッチング孔がルテニウム膜に達した段階 で、ルテニウムがエッチングされ始める。ルテニウムは シリコン酸化膜のエッチング雰囲気においてエッチング 耐性を有しないから、ルテニウム膜を貫通してスルーホ ールが形成されることとなる。これに対して本実施の形 態ではタングステン膜48が形成されているため、上部 電極49を貫通してスルーホールが形成されることはな い。この結果、後に形成されるプラグと上部電極49と の接触面積を十分に大きく保つことができ、上部電極 4 9とプラグとの接続信頼性を高めることができる。

【0084】さらにエッチングを継続し、図15に示す ように、スルーホール56,57を完成する。

【0085】次に、図16に示すように、フォトレジスト膜53を除去する。フォトレジスト膜53の除去は酸素等のプラズマ雰囲気における処理(アッシング)により行う。このアッシングでは、スルーホール56,57の底部も酸化性雰囲気に曝されるが、本実施の形態ではタングステン膜48が酸化防止膜として機能するため、ルテニウム膜47が揮発することがない。すなわち、ルテニウム等白金族材料は酸化性雰囲気により揮発するが、仮にスルーホール56が上部電極49を貫通して形成される場合

には、ルテニウム膜47がこの酸化性雰囲気に曝される こととなり、揮発によりその端面が後退することとな る。上部電極49がルテニウム膜のみで構成される従来 技術では、このようなルテニウムの後退により上部電極 とプラグとの接続不良を生じる。しかし、本実施の形態 ではこのような不具合は生じ得ない。

【0086】また、従来技術においては、スルーホール 56の底部においてルテニウム膜が露出されるため、ア ッシング雰囲気によりルテニウム膜に酸素が吸入され る。この酸素によりプラグとの間の金属酸化物(たとえ 10 ば酸化チタン)を生じ、プラグと上部電極との間の接続 信頼性が損なわれる問題があることは前記した。しか し、本実施の形態ではタングステン膜48が形成され、 スルーホール56底部にルテニウム膜47が露出するこ とはない。このため、アッシング雰囲気からの酸素の吸 入は行われず、また、タングステン膜48は、十分な耐 酸化性を有し、酸素が吸入されることもないため、プラ グと上部電極49との間に酸化チタン等接続不良を生じ る物質が形成されることもない。このため、上部電極4 9とプラグとの接続信頼性を高く維持し、半導体集積回 20 路装置の性能と信頼性を向上できる。

【0087】次に、図17に示すように、スルーホール 56,57の内部を含むシリコン酸化膜52上にバリア 膜である窒化チタン膜58およびタングステン膜59を 堆積する。窒化チタン膜58およびタングステン膜59 の堆積にはたとえば CVD 法を用いる。 窒化チタン膜 5 8はスルーホール56,57の内壁に沿うように形成 し、タングステン膜59はスルーホール56,57を埋 め込むように形成する。

【0088】次に、図18に示すように、エッチバック 法またはCMP法を用いて、シリコン酸化膜52上の窒 化チタン膜58およびタングステン膜59を除去する。 これによりプラグ60を形成する。なお、プラグ60と 上部電極49との接続部には窒化チタンが形成されてい るが、タングステン膜48には酸素が実質的に含まれな いため、プラグ60との界面に電気的接続を阻害するよ うな物質 (たとえば酸化チタン) が形成されることはな

【0089】次に、図19に示すように、プラグ60に 接続する第2層配線を形成する。第2層配線は、シリコ 40 ン酸化膜52上に形成されたシリコン窒化膜61とその 上層のシリコン酸化膜62の溝63に形成される。溝6 3はシリコン酸化膜62上に形成されたフォトレジスト 膜(図示せず)をマスクとして、2段階のエッチングに より形成される。すなわち、シリコン酸化膜がエッチン グされるがシリコン窒化膜がエッチングされない条件の 第1段階のエッチングによりシリコン酸化膜62をエッ チングし、その後シリコン窒化膜がエッチングされる第 2の段階のエッチングによりシリコン窒化膜61をエッ チングする。これにより、下地であるシリコン酸化膜 5 50 上に第1層であるルテニウム膜 6 9 を形成する。ルテニ

2の過剰なエッチングを防止できる。

【0090】溝63内への第2層の配線は、タンタル、 窒化チタン等のバリア膜64の堆積後、銅膜65をメッ キ法あるいはスパッタ法により形成し、その後これをC MP法により研磨して溝63内にのみ残すことにより形 成する。

【0091】その後、層間絶縁膜、第3層配線等上層配 線を形成することができるが、説明を省略する。

【0092】本実施の形態によれば、上部電極49を第 1層であるルテニウム膜47と第2層であるタングステ ン膜48で構成するため、プラグ60との接続信頼性を 高くすることができる。また、上部電極49の抵抗を低 減できる。

【0093】(実施の形態2)図20~図25は、本発 明の他の実施の形態であるDRAMの製造方法を工程順 に示した断面図である。なお、実施の形態1と同様、基 板の断面を示す各図の左側部分はDRAMのメモリセル が形成される領域(メモリセルアレイ)を示し、右側部 分は周辺回路領域を示している。

【0094】本実施の形態の製造方法は、実施の形態1 における図3までの工程と同様であり、その詳細な説明 は省略する。

【0095】実施の形態1の図3に示すように、孔43 をシリコン酸化膜42に形成後、図20に示すように、 ルテニウム膜66を形成する。ルテニウム膜66は、実 施の形態1のように孔43を埋め込むように形成するの とは相違し、図20のように孔43の内壁に沿うように 形成する。ルテニウム膜66の膜厚はたとえば50nm とする。また、ルテニウム膜66は、スパッタ法あるい はCVD法の何れの方法を用いてもよい。CVD法によ る場合は実施の形態1と同様に形成でき、微細に加工さ れた孔43の内壁に均一に被膜形成できる。

【0096】次に、図21に示すように、シリコン酸化 膜42表面のルテニウム膜66を除去し、孔43の内壁 にのみルテニウム膜66を残して下部電極67を形成す る。シリコン酸化膜42表面のルテニウム膜66の除去 は、CMP法、エッチバック法を用いることができる。 この除去工程に際して、孔43を埋め込むシリコン酸化 膜(ただしシリコン酸化膜42とのエッチング選択比が とれることを要する。たとえばSOG (Spin On Glass) 等) を形成しても良い。

【0097】このように本実施の形態の下部電極67は 実施の形態1と相違し、上部に開口を有する筒型で形成 される。キャパシタを構成する面は、筒型の内壁面とな

【0098】次に、図22に示すように、下部電極67 の内壁面に沿うBST膜68を実施の形態1と同様に形

【0099】次に、図23に示すように、BST膜68

ウム膜69は孔43による凹部を埋め込むように形成す る。このように凹部を埋め込むのは実施の形態1と同様 であるが、埋め込むに要するルテニウム膜69の膜厚が 実施の形態1の場合より本実施の形態では薄くなる。す なわち、本実施の形態では孔43の内壁に筒型の下部電 極67を形成してるため、下部電極67(ルテニウム膜 66)の膜厚の2倍分だけルテニウム膜69の膜厚を薄 くできる。このため、ルテニウム膜69による応力の発 牛を小さくでき、後に説明する上部電極全体の応力を低 減できる。

【0100】次に、図24に示すように、ルテニウム膜 69上にタングステン膜70を形成する。タングステン 膜70の膜厚は、ルテニウム膜69の膜厚よりも厚く形 成する。これにより次に説明する上部電極の抵抗値を低 減できる。なお、タングステン膜70の内部応力は小さ いため、これを厚く形成しても上部電極全体のストレス はあまり大きくならない。

【0101】次に、図25に示すように、フォトレジス ト膜をマスクとしてタングステン膜70、ルテニウム膜 69およびBST膜68をエッチングする。これによ り、タングステン膜70およびルテニウム膜69からな る上部電極71を形成する。本実施の形態では相対的に タングステン膜70の膜厚が厚くルテニウム膜69の膜 厚が薄いため、加工が困難なルテニウム膜69の寄与が 少ない。このため、上部電極71の加工が容易になる。

【0102】さらに、上部電極71を覆う絶縁膜72を 形成する。絶縁膜72はたとえばTEOS酸化膜とし、 その表面はたとえばCMP法により平坦化する。本実施 の形態では、周辺回路領域にシリコン酸化膜42が残さ れているので、アズデポ状態つまりCMP法による研磨 の前の絶縁膜72の段差が小さい。このためCMP工程 の負荷を低減できる。

【0103】その後の工程は実施の形態1と同様である ため、説明を省略する。

【0104】本実施の形態によれば、上部に開口を有す る筒型の下部電極67においても実施の形態1と同様な 効果が得られる。

【0105】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。

【0106】たとえば、上記実施の形態1,2では、バ リア膜40をプラグ39の上部に形成した後にシリコン 窒化膜41およびシリコン酸化膜42を形成する例を説 明したが、図26および図27に示すように、孔43の 形成後にバリア層としてルテニウムシリサイドを形成し ても良い。すなわち、シリコン窒化膜41およびシリコ ン酸化膜42に孔43を形成後、図26に示すように、 ルテニウム膜73をたとえばスパッタ法により形成す

すように、基板1にたとえば600℃程度の熱処理を施 す。これによりシリコンからなるプラグ39とルテニウ ム膜73とを反応させルテニウムシリサイド74を形成 する。その後、たとえばドライエッチングによりルテニ ウム膜73を除去する。その後の工程は実施の形態1あ るいは実施の形態2と同様である。

【0107】また、上記実施の形態1,2では、第1層 であるルテニウム膜47あるいはルテニウム膜69によ り、隣接する下部電極45間の凹部あるいは下部電極6 7の筒形状による凹部を埋め込む例を説明したが、図2 8~図30に示すように、第2層であるタングステン膜 で凹部を埋め込んでも良い。すなわち、図28に示すよ うに、BST膜46の形成後、実施の形態1、2と同様 に C V D 法によりルテニウム膜 7 5 を形成する。次に、 図29に示すように、スパッタ法によりタングステン膜 76を形成する。このタングステン膜76はスパッタ法 により形成されるため水素等還元雰囲気に起因するBS T膜46の劣化の心配はない。その後、図30に示すよ うに、CVD法によりタングステン膜77を形成する。 これにより前記凹部を埋め込む。CVD法によりタング ステン膜77を形成する際には還元雰囲気に置かれる が、タングステン膜76がブロッキング膜として作用 し、BST膜46を劣化させることはない。その後の工 程は実施の形態1と同様である。なお、実施の形態2に ついても同様に適用できる。

【0108】また、前記実施の形態では、下部電極4 5、67としてルテニウムを例示したが、これに限られ ず、貴金属膜、そのシリサイド膜もしくは酸化膜または それらの化合物膜、たとえば白金膜、ルテニウムシリサ イド膜、または、SRO膜でも良い。これらを下部電極 45,46に用いても誘電率の高いBST膜をキャパシ 夕絶縁膜に適用できる。

【0109】また、前記実施の形態では、キャパシタ絶 縁膜としてBST膜46,68を例示したが、STO 膜、または、酸化タンタル膜でもよい。

【0110】また、前記実施の形態では、上部電極4 9、71の第1層としてルテニウム膜47,69を例示 したが、貴金属膜、そのシリサイド膜もしくは酸化膜ま たはそれらの化合物膜、たとえば白金膜、ルテニウムシ リサイド膜、または、SRO膜でも良い。なお、キャパ シタ絶縁膜に酸化タンタル膜を用いた場合には第1層と して窒化チタン膜を適用できる。

【0111】また、前記実施の形態では、上部電極4 9、71の第2層としてタングステン膜48,70を例 示したが、IVb族、Vb族もしくはVIb族元素からなる 金属膜またはそれらの窒化膜、シリサイド膜もしくは化 合物膜、たとえばチタン膜、タンタル膜、窒化タングス テン膜、窒化チタン膜、窒化タンタル膜、チタンアルミ ニウムナイトライド膜、チタンシリコンナイトライド る。膜厚はたとえば50nmとする。次に、図27に示 50 膜、または、タンタルシリコンナイトライド膜でも良

い。これらの膜であっても、酸化性雰囲気での耐酸化 性、耐揮発性、シリコン酸化膜エッチング雰囲気におけ る耐エッチング性、導電性、酸素非吸引性等の性能が満 たされ、前記実施の形態と同様の効果が得られる。

【0112】また、前記実施の形態の上部電極49、7 1は、ルテニウム膜47,69とタングステン膜48, 70との積層膜を例示したが、さらに窒化チタン膜が形 成されても良い。窒化チタン膜は水素に対するブロッキ ング性能、吸収性を有し、キャパシタが形成された後に 水素がキャパシタ絶縁膜 (たとえばBST膜) に達する 10 のを抑制できる。これにより、キャパシタの性能および 信頼性を高く維持できる。

【0113】また、前記実施の形態では、DRAMに適 用した場合について説明したが、DRAMを含む半導体 集積回路装置、たとえばシステムLSI等に広く適用す ることができる。

[0114]

【発明の効果】本願によって開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0115】すなわち、キャパシタ上部電極と上層配線 に接続するプラグとの間の導通信頼性を高く維持でき、 また、接続不良が生じない半導体集積回路装置を提供で きる。また、キャパシタ上部電極の抵抗を低減できる。 【図面の簡単な説明】

【図1】本発明の一実施の形態(実施の形態1)である DRAMの製造方法を工程順に示した断面図である。

【図2】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図3】実施の形態1のDRAMの製造方法を工程順に 30 の例を工程順に示した断面図である。 示した断面図である。

【図4】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図5】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図6】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図7】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図8】実施の形態1のDRAMの製造方法を工程順に 40 示した断面図である。

【図9】実施の形態1のDRAMの製造方法を工程順に 示した断面図である。

【図10】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図11】 (a) および (b) は、図10におけるA部 を拡大して示した断面図である。

【図12】実施の形態1の上部電極のパターンの一例を 示した平面図である。

【図13】実施の形態1のDRAMの製造方法を工程順 50 13 窒化シリコン膜

に示した断面図である。

【図14】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

28

【図15】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図16】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図17】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図18】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図19】実施の形態1のDRAMの製造方法を工程順 に示した断面図である。

【図20】本発明の他の実施の形態(実施の形態2)で あるDRAMの製造方法を工程順に示した断面図であ

【図21】実施の形態2のDRAMの製造方法を工程順 に示した断面図である。

【図22】実施の形態2のDRAMの製造方法を工程順 20 に示した断面図である。

【図23】実施の形態2のDRAMの製造方法を工程順 に示した断面図である。

【図24】実施の形態2のDRAMの製造方法を工程順 に示した断面図である。

【図25】実施の形態2のDRAMの製造方法を工程順 に示した断面図である。

【図26】実施の形態1、2のDRAMの製造方法の他 の例を工程順に示した断面図である。

【図27】実施の形態1、2のDRAMの製造方法の他

【図28】実施の形態1のDRAMの製造方法のさらに 他の例を工程順に示した断面図である。

【図29】実施の形態1のDRAMの製造方法のさらに 他の例を工程順に示した断面図である。

【図30】実施の形態1のDRAMの製造方法のさらに 他の例を工程順に示した断面図である。

【符号の説明】

- 1 基板
- 2 素子分離溝
- 3 p型ウェル
 - **4 n型ウェル**
 - 5 n型ウェル
 - 6 シリコン酸化膜
 - 7 シリコン酸化膜
 - 8 ゲート酸化膜
 - ゲート電極
 - 10 キャップ絶縁膜
 - 11 n 型半導体領域
 - 12 p 型半導体領域


1 3	2	サイ	ドウォー	ルスペーサ

- 14 n'型半導体領域
- 15 p'型半導体領域
- 16 シリコン酸化膜
- 17 n'型半導体領域
- 18 コンタクトホール
- 20 プラグ
- 21 シリコン酸化膜
- 22 コンタクトホール
- 26 シリサイド膜
- 27 プラグ
- 30~33 第1層配線
- 34 シリコン酸化膜
- 38 スルーホール
- 39 プラグ
- 40 バリア膜
- 41 シリコン窒化膜
- 42 シリコン酸化膜
- 43 孔
- 44 ルテニウム膜
- 45 下部電極
- 46 BST膜
- 47 ルテニウム膜
- 48 タングステン膜
- 49 上部電極
- 50 キャパシタ絶縁膜
- 51 ローカル配線
- 52 シリコン酸化膜

- 53 フォトレジスト膜
- 54、55 開口
- 56、57 スルーホール
- 58 窒化チタン膜
- 59 タングステン膜
- 60 プラグ
- 61 シリコン窒化膜
- 62 シリコン酸化膜
- 63 溝
- 10 64 バリア膜
 - 65 銅膜
 - 66 ルテニウム膜
 - 67 下部電極
 - 68 BST膜
 - 69 ルテニウム膜
 - 70 タングステン膜
 - 71 上部電極
 - 72 絶縁膜
 - 73 ルテニウム膜
- 20 74 ルテニウムシリサイド
 - 75 ルテニウム膜
 - 76 スパッタ法によるタングステン膜
 - 77 CVD法によるタングステン膜
 - BL ピット線
 - Qn nチャネル型MISFET
 - Qp pチャネル型MISFET
 - Qs メモリセル選択用MISFET
 - WL ワード線


【図1】

図 1




【図4】

図 4




【図5】

図 5




[図2]

図 2




[図3]

図 3




[図6]

図 6




【図7】


図 7



【図8】




【図9】




【図10】

図 10




【図11】

図 11




【図12】


図 12




【図13】



【図14】




【図15】




【図16】

図 16




【図17】

図 17




【図18】

図 18




【図19】

図 19




【図20】

図 20




【図21】

図 21




【図22】

図 22




【図23】

図 23




【図24】

図 24




【図25】

図 25




【図26】

図 26




【図27】

図 27




[図28]

図 28




【図29】

図 29



【図30】

図 30



フロントページの続き

(72)発明者 山田 悟

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72)発明者 高橋 継雄

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72) 発明者 大路 譲

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 平沢 賢斉

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 湯之上 隆

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 関口 知紀

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

Fターム(参考) 5F033 HH04 HH11 HH19 HH21 HH34

JJ04 JJ18 JJ19 JJ26 JJ31

JJ32 JJ33 JJ34 JJ36 KK01

KK19 MM01 MM05 MM08 MM13

NNO3 NNO6 NNO7 PPO6 PP15

PP27 PP28 QQ08 QQ09 QQ10

QQ11 QQ16 QQ21 QQ24 QQ25

QQ31 QQ35 QQ37 QQ39 QQ48

QQ73 RR04 RR06 SS04 SS11

TT02 TT07 TT08 VV06 VV10

VV16 XX09 XX10 XX21

5F083 AD10 AD24 AD42 AD48 GA02

GA27 GA30 JA02 JA06 JA14

JA32 JA35 JA38 JA39 JA40

JA43 JA44 JA56 KA20 MA05

MA06 MA17 MA18 MA19 MA20

NA01 PR03 PR05 PR06 PR10

PR12 PR21 PR22 PR36 PR39

PR40 PR43 PR44 PR46 PR53

PR54 PR56